⑲ 日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭61-84735

⑤Int Cl.⁴

識別記号

庁内整理番号

43公開 昭和61年(1986)4月30日

G 06 F 7/00

102

7313-5B

審査請求 未請求 発明の数 1 (全11頁)

③発明の名称 汎用レジスタの有効長拡張装置

②特 願 昭59-206235

②出 願 昭59(1984)10月3日

⑫発 明 者 後 藤 志 津 雄 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内

⑫発 明 者 鍵 政 豊 彦 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

砂発 明 者 吉 住 誠 一 国分寺市東恋ケ窪 1 丁目 280番地 株式会社日立製作所中

央研究所内

電発 明 者 新 谷 洋 一 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

20代 理 人 弁理士 高橋 明夫 外1名

明 和 書

発明の名称 汎用レジスタの有効長拡張装置 特許請求の範囲

汎用レジスタを基本とする命令体系を有する情報処理装置において、夫々の汎用レジスタの有効 段を掲示する有効 長指示モード記憶手段と、汎用レジスタを扱う命令の助作時に汎用レジスタを協うの長さ、汎用レジスタに存込む情報の長さ、あるいは汎用レジスタを用いる演算の対象とする情報の長さを変更する手段とを有するに に 値された値に従って変更する手段とを有数をに とを特徴とする汎用レジスタの有効長拡張数 配。発明の詳細な説明

〔発明の利用分野〕

本現明は汎用レジスタを基本とする情報処理装置に係り、特に汎用レジスタの従来の長さを超えるようなアドレスやデータを取り扱うことができるような汎用レジスタの有効長の拡張を、命令体系の大巾な変更を伴なわずに実現するのに好適な汎用レジスタの有効長拡張装置に関する。

(発明の背景)

情報処理装置の処理するデータ量の増大に伴つ て、情報の処理能力を増大させようという要請が 生じる。その1つとしてアドレスの上限値の拡張、 すなわち、プログラムからアクセスできるデータ の量を増大(アドレス拡張と呼ぶ)さぜようとい う要請がある。他の1つは、演算処理単位の増大」 (データ拡張と呼ぶ) であり、1命令で処理する 情報の処理単位を増加させようという契請である。 これらの要請を満たす情報処理設置の作り方とし て、次の2つがある。1つは新しい命令体系を持 つ情報処理装置を作る方法であり、他の1つは従 来の情報処理装置に若干の機能追加をする方法で ある。ところで1つの命令体系の下で数多くのプ ログラムが既に作成されている場合、それらが新 しい情報処理装置においてもそのまま助作しうる ことも要請される。この点を考えると上記の中で は後者の方法、すなわち従来の命令体系に若干の 修正をし、従来のプログラムを変更することなく 動作させることができ、かつ紡しいプログラムも

動作させることができる情報処理装置を作る方が 良策である。

従来プログラムをそのまま動作させることができ、かつアドレス拡張を実現した方式としては I B M 社の「IBM System / 370 Extended

ツトの値は無視されるような命令体系であつた。 汎用レジスタへのアドレスの設定は、メモリ上の 3 2 ビツトのデータを汎用レジスタにセットする LOAD命令や、3 2 ビツトの汎用レジスタのデータ とメモリ上の3 2 ビツトのデータとを加算を用 レジスタにセットするADD命令、などを用いて 行つている。すなわち、3 2 ビツトのデータを 本とする命令体系を利用してアドレスの設定・計算を行つており、アドレスとして利用する時には 上位8 ビツトを無視する操作を行つている。

このような命令体系の下でアドレスを拡張する 場合を考える。1つは32ビット以内のある長さ に拡張する場合であり、他の1つは32ビットを 超えた長さに拡張する場合である。前述のIBM System/370 Extendet Architecture ではアドレスを31ビットに拡張しているが、上述のように な張アドレスモードか否かを表わすがよりに ないっちと位8ビットを無視するが上位1ビットを 無視するかを切換えることにより、従来

用レジスタの値はアドレスであつたり、数を表現 したり、あるいは文字コードであつたりするが、 汎用レジスタにはそれが何を表現しているかの区 別はなく、命令語の中のどの位置で指示されるか により、その用途が決定される。すなわち、第1 図において、B、、B、は、ベース・レジスタと しての使われ方であり、B、,B。の指す汎用レ ジスタの値とD、、D、の12ビットの内容が加 算された値がメモリ上のアドレスを指すのに用い られる。RX形式におけるX。はインデックス・ レジスタとしての使われ方であり、ス。の指す汎 用レジスタの値およびB。の指す汎用レジスタの 値およびD。の内容の3者の加算値がメモリ上の アドレスを指すのに用いられる。 R、 , R。 , R。はその指す汎用レジスタの値をアドレスとし て用いたり、アドレスではないデータとして用い たりするが、その用いられ方は命令語によつて一 意に決められている。ところで汎用レジスタの大 きさは32ピツトであり、従来アドレス・モード の時には下位の24ピットが有効となり上位8ピ

ムと拡張プログラムの両者を 1 つの情報処理装置 の上で実行することが可能となる。

しかし、他の1つの拡張(例えば64ビットに 拡張)を上記の方式により実現することはできな い。上記の方式の拡大適用の例として、汎用レジ スタの長さを64ピツトに拡大し、ペース・レジ スタなどアドレスとして用いられる時には64ピ ツトの計算をする方式が考えられる。しかし、上 記のような命令体系の下では演算は32ピットの ため64ビツトのアドレス・データの設定や計算 ができない。そのため4ビツトのアドレス・デー タの設定と計算のための命令群が新たに必要とな るが、これは命令体系の大巾な変更が必要となり、 好ましくない。また、拡張アドレスの設定と計算 を従来の命令体系の下で実施可能とする方式とし て、拡張アドレス・ピットの値によって従来の場 合は32ビットの演算を行い、拡張の場合は64 ピツトの演算を行うようにする方式も考えられる。 しかし、この方式を適用すると、従来の32ビッ トのデータの演算が拡張アドレス・モードの時に

はできなくなるという問題が生じる。

以上、アドレスの長さの拡張を、従来の汎用レジスタの長さを超えて実施する上での問題点について説明した。

アドレスの拡張と並び要請されるのがデータ演 算の単位の拡張(データ拡張)である。汎用レジ スタの長さが32ピツトの従来の命令体系の下で は32ビツトを超える(例えば64ビツト)の浪 算を行う命令はなかつた。従来、浮動小数点レジ スタについては、32ピット,64ピット,128 ピツトの演算をそれぞれ別々の命令として設ける ことにより実施可能であつたが、汎用レジスタを 使う演算(固定小数点データの演算)については、 連続番号のレジスタを同時にメモリから/への転 送することを除いてできず、64ビツトの固定小 数点の演算を行うには32ピツトのための演算命 令を多数用いて実施しているのが現状である。例 えばFERTRAN などの高級言語において、処理すべ きデータ量の増大に伴つて64ピットの固定小数 点データを扱う要請がある(例えば、配列の大き

拡張データの演算を行い、拡張されていないデータの演算は従来と同じ長さで実施する必要がある。このためには、個々の汎用レジスタに対応して、それが拡張されたアドレス計算やデータ演算を行うか否かを表わすモード・ピットを設けるのが良い。そして、当該モード・ピットの値に従つてアドレス計算や演算の有効長を切替えることができるアドレス計算回路、演算処理回路を設け、汎用レジスタの保持している情報の長さに応じた計算や演算を実施できるようにする。

また、汎用レジスタの個数は有限であり、プログラムの実行に従つて個々の汎用レジスタの内容は変化していく。例えば吸初は従来の母さいられる。例えば吸切はために用いってもの、次には拡張された足ののでは、いっては、ないで使用され、を使用され、を使用され、を使用されてのでは、いってのような使用方法ので実行の途中で行えるように、当該

さが21 を超えるものが要求されている。)が、64ビットの演算のためにはコンバイラは多数の命令語に翻訳しなければならず処理を複雑にするとともに、処理性能を悪化させる要因となる。

以上、アドレス拡張とデータ拡張を従来の汎用 レジスタの長さを超える程度に拡張する場合の問 題について述べた。

(発明の目的)

本発明の目的は、命令体系の変更を殆ど行わず に、汎用レジスタの有効長を拡張し、従来のデー タ長よりも大きいようなアドレスやデータを取り 扱えるような、従来装置に対して変更の少ない僧 報処理装置を提供することにある。

(発明の概要)

汎用レジスタを基本とする命令体系の下でアドレス拡張やデータ拡張を行うには、汎用レジスタの長さを増大する必要がある。 従来プログラムはそのまま実行でき、かつ新規拡張プログラムでは拡張されたアドレスやデータを扱う時のみ拡張された汎用レジスタを用いて拡張アドレスの計算や

强ビツトの変更ができるようにする必要がある。

また、マルチタスク処理を行うオペレーテイング・システムの下では、複数のプログラムの間で処理を切替えるのが普通であり、汎用レジスタは切替えの際に状態が退避回復されるので、 当該拡張モード・ビットをオペレーテイング・システムによる退避・回復ができるようにする必要がある。

なお、このモード・ビットは従来の命令によつ て変更されるようにする必要があるので、汎用レ ジスタの外に別に設けるのがよい。

〔発明の実施例〕

以下、本発明の一実施例を第2図より第9図を 用いて説明する。

第2図は、本発明が適用される情報処理技習の 構成を示す。それは次のものから構成される。

- (1) 命令解析・制御部100 命令部を解説するとともに、他の部分
 - 命合語を解説するとともに、他の部分の処理 を制御する。
- (2) 命令実行部200

命令語の実行を担当する部分であり、本発明

が適用される部分である。

(3) メモリ制御部300

主記憶装置(MS)400とのデータ転送を 制御する。

以上の構成は一般的なものである。

(1) 汎用レジスタ制御部10

16本の汎用レジスタ11からの読出し、およびそれらへの書込みを制御する部分である。

(2) アドレス計算部20

メモリ・アドレスを計算する部分である。

(3) 演算処理部30

メモリから読込んだデータ、汎用レジスタから読込んだデータに対する演算を実行する部分 である。

(4) モード・レジスタ制御部40

汎用レジスタの有効長を指示するモード・レ ジスタ41を制御する部分である。

上記のうち、汎用レジスタ制御部10、アドレ

には命令解析・制御部100の制御の下で、命令実行部200で計算が行なわれる。すなわち、次のような処理が行われる。

- (a) 命令語内の B。 パートの内容を汎用レジスタ制御部10およびモード・レジスタ制御部に伝え、 B。 の指示する汎用レジスタおよびモード・ビットをそれぞれ読み出し、さらに、アドレス計算部20内の B。 レジスタ・データ26および B。 モード・ビット124に設定する
- (b) (a)と同様にして、X。パートに対応して、X、レジスタ・データ27、およびX。モード・ピット125に値を設定する。
- (c) 命令語内の D. パートの内容をアドレス計算部 2 0 内の D. データ・レジスタ 2 8 に設定する。
- (d) B. レジスタ・データ26, X. レジスタ・データ27, D. データ・レジスタ28の3者を入力とするアドレス・アダー25により加算が行われ、結果がアドレス・レジスタ

ス計算部20,演算制御部30は、従来より設けられている部分であるが、モード・レジスタ制御部40は新規な部分である。これら4部分の詳細につなるととし、ここでは各部の動作の概要を説明する。そのために、代表的な命令とADD命令の処理の流れを第3回を用いて説明する。命令の実行はて行われる時間インダと呼ばれる時間インジに分ける合を説明する。では4つのステージに分けるものではない。ステージごとに次のように処理される。

(1) 命令デコード・ステージ(D)

命令語内のオペレーション・コードを解説し、LOAD命令、ADD命令などを認識するとともに、命令語内の各パートを取り出す。この処理は命令解析・制御部100で実施されるが、このための回路構成は公知であるので説明は省略する。

(2) アドレス計算ステージ(A)

命令語内の B. , X. , D. パートを基に、 第2オペランドのアドレスを計算する。具体的

1 2 3 に設定される。この際にB。モード・ビット1 2 4 、X。モード・ビット1 2 5 は、有効長の制御に使用されるが、詳細は後述する。

(3) オペランド・ロード・ステージ(L)

第2オペランドのデータをメモリからフェッチする. 具体的には、メモリ・レジスタ 1 2 3 の内容がメモリ制御部 3 0 0 に転送され、

MA400に対するフェッチ要求が発行される。
MA400からのフェッチが行われるとフェッチが行われるとフェッチが行われるとフェッされる。とはデータが設定に対しては、仮想アドレスを設定がある。とは変がある。というでは変更のバッファには変更のが動作する。本文のは、のはこれらについての説明は省略しているが、

本発明の適用においてはこれらの回路の有無は

無関係である。

(4) 命令実行ステージ(D)

LOAD命令の場合には、フェッチしたデータをR、パートで指す汎用レジスタに設定する。ADD命令の場合には、R、レジスタの内容とフェッチしたデータとの加算が行われ、結果をR、レジスタに設定する。この処理は次のように行われる。

- (a) 命令解析・制御部100で取り出された R、パートの内容が汎用レジスタ制御部10 およびモード・レジスタ制御部40に伝達される。
- (b) モード・レジスタ制御部40では R. パートの値に従つてモード・ビットが読み出される.
- (c) 演算処理部30内のメモリ・フェッチ・データ・レジスタ31に、フェッチしたデータ 302の内容が転送される。LOAD命令の場合 には演算器32をパイパスして結果レジスタ 137にデータが転送される。ADD命令の

の詳細を、第4図を用いて、LOAD命令について説明する。

本命令1は、X。の指す汎用レジスタの値、 B. の指す汎用レジスタの値、およびD. の12 ビットの値の3者の加算値をメモリのアドレスと してデータを読み込み、そのデータをR、で指す 汎用レジスタにセツトする命令である。 従来モー ドにおいては、アドレスおよびデータの長さは4 バイト (=32ビット) 以下である。本発明を実 施した場合にはモード・レジスタ41内のB』に 対応するモード・ビツトは1, X。に対応するモ ード・ビットはOとすると、B。の指す汎用レジ スタは64ビツトの値、 X. の指す汎用レジスタ は下位32ピットに上位32ピットを0と見なし た値が使用される。すなわち、モード・ビツトが 1の場合は対応する汎用レジスタの長さは64ビ ツトとして扱い、モード・ビツトが〇の場合は対 応する汎用レジスタの長さは32ピツトとして扱 われる。ここで、本実施例では、拡張モードでの 長さを64ピットとしたが、任意のピット長さで 場合には汎用レジスタ制御部10内で R、 パートの指す汎用レジスタの内容が読出され、レジスタ出力データ・レジスタ131に転送され、フエツチ・データ・レジスタ31とともにALU32の入力となり、加算が行われる。加算結果は結果レジスタ137に設定とれる。(b)で読み出されたR、モード・ビット136は、結果レジスタ137の有効長制御に用いられるが、これについては後述する。

(d) LOAD命令、ADD命令ともに、結果レジスタ137の内容が汎用レジスタ制御部10に 転送され、レジスタ入力レジスタ12を介してR、パートの値で指定される汎用レジスタ に設定される。

以上のようにして、LOAD命令、ADD命令の処理が実行される。以上の効作は、モード・ビットに関係する記述を除いて公知のものである。

次に、本発明の適用時の動作をそのための回路 について詳細に説明する。まず、本実施例の動作

よいことを付記する。ただし、メモリクセス単位がバイト(=8ピット)の場合には、8の倍数に設定するのがよい。またアドレして、独登ル川 レットを別値のモード・ピットとしてド・セットを対応できる。これに、インタのが、大きなでは、インタのの変けのでは、カータの変けったが、ボータの変に、88ピットとした。また、インタは、インスを

(24ビット・アドレス方式のよっに) その一部 (例えば下位48ビット)をアドレスとして使用 する方式も同様にして実現できることを付記する。

第4回において、B., 3, X., 4, D., 5の3者の和がメモリ上のデータにアクセスする64ビットのアドレス6として使用される。メモリからの読出しデータの長さはR. に対応するモード・ビットに依る。モード・ビットが1の時は、R. の指す汎用レジスタの64ビットに8バイトのデータ(A), (B) の部分)が読出されてセッ

トされる。モード・ビットが 0 の時は、4 バイトのデータ (A の部分) が統出され、 A の最上位ピットェの値が 0 の時その上位に 3 2 ビットの 0 が付加された値が、またェが 7 の時 1 が付加された値が、それぞれ汎用レジスタ 7 にセットされる。

次に、本実施例の詳細な説明を行う。まず、汎用レジスタ制御部10の動作を第5回により説明する。汎用レジスタは16本あり(11)それらとの入出力はレジスタ番号指定レジスタ14の内容に従つて16本の汎用レジスタ11の中の1つが選択され、番込みの場合はレジスタ11の中の1つが選ジスタ12を経由して、また記出しの場合はレジスタよりませんでのない。 はまた記して64ピット単位での否込み/説出しが実施される。

次に、アドレス計算部20の動作を第6図を用いて説明する。第4図に述べたLOAD命令1の例について説明する。命令語によつて指定されたレジ

25の3入力となり、3者の加算が実施され、結 果が出力レジスタ121にセツトされる。 週択器 122は、X. モード・ビット125およびB. モード・ビツト124がともに0の時には、アド レス・レジスタ123の前半32ピットには定数 レジスタ22の内容をセツトし、少くとも一方の 1の場合には出力レジスタの前半32ビットの内 容をセツトするために用いられる。どちらの場合 においてもアドレス・レジスタ123の後半32 ビツトは、出力レジスタ121の後半32ビツト がそのままセツトされる。以上の結果、X。レジ スタ、Baレジスタの両者が従来モードの時には 有効長32ビツトのアドレスを生成し、少くとも 一方が拡張モードの時には有効長64ビツトのア ドレスが生成される。生成されたアドレスに従い、 メモリ・リクエストが実行されるが、その動作回 路は公知なので省略する。

次に、演算制御部30の説明を第7図を用いて 行う。先ず、LOAD命令の処理の校さを説明する。 上述のメモリ・リクエストの結果として、メモリ スタス。の内容が第5図の汎用レジスタ制御部 10から読出され、ス. レジスタ・データ・レジ スタ21にセツトされる。またス。レジスタに対 応するモード・ピツト125がモード・レジスタ 制御部40から読出される(詳細は後述)。 X. モード・ピツト125の値が0の時には、0を保 持している定数レジスタ22の内容がアドレス・ アダー25のX。入力レジスタ26の前半32ビ ツト・セツトされる. Χ .モード・ビツト125 の値が1の時には、 X。 レジスタ・データ・レジ スタ21の前半32ビットがス。入力レジスタ 26の前半32ビットにセットされる。どちらの 場合も後半32ビツトにはX。レジスタ・データ ・レジスタ21の後半32ピツトの値がそのまま セツトされる。B。についてもX。について説明 した上記の処理が同様にして行われ、B、入力レ ジスタ27にセツトされる。命令語1のD。パー トはそのままD。入力レジスタ28にセツトされ る。 X。 入力レジスタ26, B。 入力レジスタ 27. D. 入力レジスタ28はアドレス・アダー

から読込まれたデータがメモリ・フェッチ・デー タ・レジスタ31にセツトされる。その内容は、 6 4 ピツトのALU32の入力レジスタ33にセ ツトされるとともに、選択器34の入力となる。 LOAD命令の場合には、選択器34によりメモリ・ フエツチ・データがそのままモード 週択器 35の 入力となる。メモリ・フェッチ・データ・レジス タ 3 1 の前半部はさらに、 3 2 ピットのALU36 の入力レジスタ37の入力となるとともに、選択 器 3 8 の入力となる。LOAD命令の場合は上と同様 にメモリ・フエツチ・データがそのままデータ拡 張器39の入力となり、さらにデータ拡張器39 により64ビントのデータに拡張される。 すなわ ち、32ビツトのデータの最上位1ビツトの値が 1の時にはすべて1の32ビットのデータが付加 され、0の時にはすべて0の32ビットのデータ が付加される。このための回路も既知なのでここ では説明は省略する。データ拡張器39の出力は、 前述のモード週択器35の入力となる。モード週 択器35においては、命令語のR、の指すレジス

タに対応するモード・ピツトがモード・レジスタ 制御部40より伝えられ、その値が1の時には、 64ピツト系のデータを、その値が0の時には 3 2 ビツト系のデータを、それぞれ選択し、結果 137をレジスタ入力データとして汎用レジスタ 制御部10に転送する。汎用レジスタ制御部10 では既述の如く汎用レジスタ11にセツトする。 以上のようにしてLOAD命令の処理(第4図で述べ た処理)が完了される。次に、データが拡張の例 としてADD命令の処理を本図を用いて説明する。 本命令はLOAD命令1と同じRX形式であり、ス。 B。, D。により指示されるメモリ上のデータを フエツチし、R、の指す汎用レジスタの内容と加 算し、結果を元のR,の指す汎用レジスタにセツ トする命令である。メモリからフエツチされたデ ータはLOAD命令の時と同じ処理によりメモリ・フ エツチ・データ・レジスタ31にセツトされる。 ADD命令の場合には、64ビツトALU32と 32ビットALU36の演算が実施される。両 ALUの入力には、汎用レジスタ制御部10によ

と同様に先頭ビットからのオーバフローの検出などを行なえばできる。また、本図の64ビットALU、32ビットALU、データ拡張器などを一体とした同じ機能をもつALUを作成することも容易にできる。

次に、モード・レジスタ制御部の助作を第8図を用いて行う。命令部1のレジスタパート107がレジスタ番号44に設定され、セレクタ42のセレクタ倡号となる。モード・レジスタ (MR)41はセレクタ42の入力となり、指定されたレジスタ番号に対応する部分がモード・ビント110として出力され、上述したアドレス計算部20、演算処理部30に伝達される。

次にモード・レジスタ41の設定、変更、メモリへの転送のために設ける命令について第8図、第9図を用いて説明する。4つの命令を新たに設けるのが良い。4つの命令はすべて第1図の中のS形式である。S形式のアドレス指定部(B. 、D.)は、メモリ・アドレスを指したり、後述のSR須賀、AND複算のデータとして用いられる。

り読出されたデータがレジスタ・データ・レジス タ131にセツトされる。その全体64ビツトは 6 4 ビツトALUの入力レジスタ1 3 2 に、下位 3 2 ビツトは 3 2 ビツトALUの入力レジスタ 133にセツトされる。ADD命令の場合には、 LOAD命令のときとは異なり選択器34,38では ALU出力134,135が選択される。後者は データ拡張器39により64ピットのデータに拡 張される。選択器34の出力とデータ拡張器39 の出力はモード選択器35の入力となり、R、モ ード・ピントの値に従つてどちらかが選択され、 レジスタ入力データ137となる。この値137 は汎用レジスタ制御部10において、R. の指す 汎用レジスタにセツトされる。このようにして、 ADD命令が実行される。ここで、64ピット ALU32は本発明で新たに設けたものであるが、 3 2 ビットALUを容易に拡張して実現できるの で、詳細は省略するが、演算の長さが32ピット から64ビツトになつただけであり、オーバフロ ーなどの割込み要因発生回路も32ビットALU

(1) OR Mode Register (OMR) 命令

命令額で指定されたオペランドアドレスのう ち下位16ピツトの情報とモード・レジスタ 4 1 の情報の各ピツト対応のOR演算が行われ (第9図のステップ201) 結果がモード・レ ジスタに設定される(ステップ202)。すな わち、第8図において、デコーダ43により NMR命令信号141がオフになる。ところで、 MR41の内容はレジスタ142を経由してAND 回路143、OR回路144の入力となる。ま た、オペランド・アドレスはレジスタ145を 経由して両回路の入力となり、両者のAND液 算、 O R 演算が行われ、 結果はレジスタ145. 146にそれぞれセツトされる。上述のように OMR命令の場合、NMR命令信号線はオフに なつておりOR回路の出力146が選択される。 さらにLMR命令僧号線147はオフとなり、 MR書き込み信号線148はオンとなるように デコードされ、OR回路の出力146がMR41 にセツトされる

(2) AND Mode Register (NMR) 命令 OMR命令において、OR復算がAND演算 になる他は同じであり、NMR命令信号線141 がオンとなるようにデコードされ、ANDの結 果145がMR41にセツトされる。

(3) Load Mode Register (LMR) 命令 命令語で指定したアドレスのデータ 2 バイトをメモリより読込み (ステップ 2 0 5) 、モード・レジスタ 4 1 に設定する(ステップ 2 0 6)。すなわち、メモリ・フェッチ・データ・レジスタ 1 4 9 の上位 1 6 ビットをMR 4 1 に啓込む。デコーダ 4 3 において、LMR命令信号線147がオンになり、メモリ・フェッチ・データ・レジスタ 1 4 9 の入力を選択し、MR 答込み信号線 1 4 8 をオンになることによりMR 4 1 に替いまれる。

(4) Store Mode Register (STMR) 命令 モード・レジスタ41の内容が、本命令語で 示されたアドレスにストアされる。本命令の場合、デコーダ43によりSTMR命令信号線150

するには、拡張アドレス部分にアクセスする前に、拡張アドレス用のレジスタとして使われる 汎用レジスタに対応するモード・ピットを 1 に して、メモリ・アクセスを行い、拡張アドレス 用のレジスタとしての使用が終了した時点でモ ード・ピットを 0 にするような変更、すなわち 2 命令の追加を行えばよいので容易にアドレス 拡張が実現できる。

- (3) 従来プログラムを、拡張アドレス部分に格納 して動作させる場合においても、プログラム部 分のベース・アドレスとして使われる汎用レジ スタに対して、上記と同じような変更を加える だけで済む。
- (4) 固定小数点データの処理単位を従来の32ビットから64ビットに拡張することも上記と同様に拡張データ用に使用する前に汎用レジスタのモード・ビットを1にするだけで、従来と同じ命令体系の命令語を使用して、64ビットの固定小数点の演算ができる。
- (5) 新規に拡張アドレスで動作するプログラムや

がオンになり、メモリ・ストア・データ・レジスタ151を経由して、メモリ・リクエストが 実行される。

以上、モード・レジスタ41に関する4つの命令の動作を説明したが、これらの命令は非特権命令とした方がよい。すなわち、汎用レジスタの内容は、プログラム毎に変化し、プログラム内においても時々刻々変化するので、非特権プログラムにおいても上記の命令が使用可能とするためである。また、モード・レジスタの初期値はすべて O とするのがよい。

以上、本実施例の説明を行つた。本実施例によれば、次のような効果がある。

- (1) 従来のプログラムを変更しなくても、そのまま実行することができる。モード・レジスタの初期値は0なので、従来の有効長として扱われるので、従来プログラムの変更はまつたく不要である。
- (2) 従来プログラムを変更して、データ・アドレスのみ拡張アドレス部分にアクセスするように

拡張データを扱うことができるプログラムを作成する際においても、従来のコンパイラなどのソフトウエア技術をほとんどそのまま活用することができる。

なお、拡張モードで使用されている汎用レジスタの内容をメモリに記憶したり、メモリから値を設定する場合には、そのための格納領域の大きさを従来の4パイトから8パイトに変更する必要が生じるが、その操作は容易である。

〔発明の効果〕

待開昭 61-84735 (9)

することはもちろん、若干の修正のみで拡張アドレスで動作させたり、拡張データを扱つたりすることができるようになる。以上の結果、アドレス 拡張やデータ拡張に伴ない必要となるソフトウエアの開発工数を非常に小さくできるという効果がある。

図面の簡単な説明


第1図は情報処理装置の命令形式の説明図、第2図は本発明の実施例の構成図、第3図はLOAD命令,ADD命令の動作概要図、第4図はLOAD命令の詳細な動作図、第5図は汎用レジスタ制御部の回路構成図、第6図はアドレス計算部の回路構成図、第9図はモード・レジスタ演算命令の動作の説明図である。10…次用レジスタ制御部、11…にレンスター、30…波算処理部、32、36…ALU、40…モード・レジスタ制御部、41…モード・レジスター、30…波算処理部、32、36…ALU、40…モード・レジスタ、35、24、134、38…セレクタ、35

・・・・モード選択器、39・・・データ拡張器、143・・・
 AND回路、144・・・OR回路、100・・・命令解析制御部、200・・・命令実行部、300・・メモリ制御部、400・・・主記憶装置。


代理人 弁理士 高橋明








第 2 図




特開昭61-84735(10)

第 3 図


1.5	ステージ名	LōAD命令	ADD命令
Đ	命令 デコード ステージ	・今令語 内の オペレージン コードにより LBA D 命令と認識 する。	・命令語 内り オヤレージン・コードに エリ ADO 命令と記識 する。
А	アドレス 計算 ステージ	・今令語内のBz.Xz,Dz パートを基 に オ2 オペランド の7ドレス を計算する。 のBzモ・ドビットとBzレンスタ・データを読出す。 ② Xzモ・ドビットとXzレンスタ・データを読出す。 ③ Bzレンスタ・データ、Xzレンスタ・データ、Dz パートの 3 右の加算結果を7ドレスとする。	
L	オペランド ロード ステーン	 オ2オペランドのデータをメモリからフェッテする。 ○ Aスランの結果のアドレスを用いてメモリ ブァテを行なう。 ② ブッティた データをメモリ ブァテ データにセットする。 	
	命令 実行 ステ-ジ	・介令詩 内の R: ハート の指 T L シスクに L Zデージで Z yテ(た データを セット T 3。 ② R: モ・ドピット 2 読出す ピット E-ドピット 1値に投い セット 3 長 1 2 欠更 7 3	。今今語内のR.パートの 指すレンスタの内容と (ステージでなッテしたデリ の加算は行い結果を当 達多しシスタドセットする。 の 同在 ② 同左



第 5 図



第 6 团




第7回

-137

レジスク人カデーク

第 8 図



第 9 図

